

UNIVERSIDAD DE SAN CARLOS DE GUATEMALA

FACULTAD DE INGENIERIA

ESCUELA DE CIENCIAS Y SISTEMAS

Practica 2

Organizacion Computacional

Documentacion del prototipo *LogicCalc*

Carnet	Integrante
202406918	Claudia Maribel Tiguila Tecum
202403929	Emiliana Elizabeth Pu Lara
202300476	Alex Ricardo Castaneda Rodriguez
201904522	Byron Manuel Hernandez Lopez

Marzo de 2026

Índice

1. Resumen	3
2. Marco Formativo	3
2.1. Valor	3
2.2. Competencias	3
2.3. Objetivo SMART	3
3. Enunciado de la Practica	4
3.1. Descripcion del problema a resolver	4
3.2. Alcance de la practica	4
4. Requisitos Funcionales	4
4.1. Unidad Aritmetica	4
4.2. Unidad Logica	4
4.3. Unidad Comparativa	5
5. Arquitectura de la Solucion	5
5.1. Descripcion general	5
5.2. Controlador principal	6
5.3. Entradas binarias	7
6. Diseno por Modulos	9
6.1. Modulo de suma y resta	9
6.2. Modulo de multiplicacion	12
6.3. Modulo de potencia	14
6.4. Unidad logica	15
6.5. Unidad comparativa	17
6.6. Conversion de binario a BCD y visualizacion	18
6.7. Visualizacion de resultados	22
7. Implementacion Fisica	23
8. Material de apoyo	24

9. Recursos y herramientas utilizadas	24
10.Cronograma de trabajo	24
11.Presupuesto	25
12.Resultados y observaciones	25
13.Conclusiones	26
14.Anexos	27
14.1. Capturas del montaje fisico	27
14.2. Factura	33

1. Resumen

En esta practica se desarrollo un prototipo de calculadora digital llamado *LogicCalc*, construido a partir de compuertas logicas TTL, multiplexores, comparadores, sumadores de 4 bits, decodificadores y displays de siete segmentos. El sistema opera sobre dos operandos binarios de 4 bits, denominados *A* y *B*, y ejecuta operaciones aritmeticas, logicas y comparativas de acuerdo con la seleccion del usuario.

La implementacion se realizo en Proteus como base de diseno y posteriormente se trasladó a protoboards para la validacion fisica. La documentacion integra el marco formativo solicitado, la descripcion de la solucion implementada, capturas del circuito, presupuesto derivado de la factura proporcionada y anexos fotograficos del montaje.

2. Marco Formativo

2.1. Valor

La practica fortalece la comprension del diseno digital combinacional mediante la construccion de una ALU basica por bloques. El valor principal de la actividad radica en conectar teoria y practica: no solo se plantea la logica booleana de cada operacion, sino que tambien se valida la factibilidad del circuito al implementarlo con componentes fisicos reales.

2.2. Competencias

Durante el desarrollo de la practica se fortalecieron las siguientes competencias:

- Analisis y sintesis de circuitos digitales combinacionales.
- Interpretacion de hojas de datos y uso correcto de familias TTL serie 74LS.
- Diseno modular de sistemas digitales complejos a partir de subbloques.
- Validacion funcional por simulacion en Proteus y por montaje fisico en protoboard.
- Documentacion tecnica de arquitectura, materiales, resultados y costos.

2.3. Objetivo SMART

Disenar, simular e implementar antes del 22 de marzo de 2026 un prototipo funcional de calculadora digital de 4 bits, capaz de ejecutar operaciones aritmeticas, logicas y comparativas sobre dos entradas binarias, mostrando los resultados mediante LEDs y displays de siete segmentos, con evidencia visual, presupuesto y documentacion tecnica completa.

3. Enunciado de la Practica

3.1. Descripcion del problema a resolver

De acuerdo con el enunciado, la practica consistio en disenar e implementar un prototipo denominado *LogicCalc*, basado en una Unidad Aritmetico Logica basica. El sistema debia trabajar bajo logica combinacional, operar con dos numeros binarios de 4 bits y presentar distintas salidas segun la operacion activa.

La solucion debia integrar al menos tres grandes bloques funcionales:

- Unidad aritmetica.
- Unidad logica.
- Unidad comparativa.

3.2. Alcance de la practica

El alcance cubrio el disenio logico, la simulacion, la seleccion de componentes, el montaje fisico, la comprobacion visual de resultados y la elaboracion de documentacion. No se considero el uso de microcontroladores ni logica secuencial; el sistema fue resuelto unicamente con componentes digitales discretos de la serie 74LS y elementos pasivos de apoyo.

4. Requisitos Funcionales

Con base en el PDF de la practica, los requisitos funcionales principales atendidos por el prototipo fueron los siguientes:

4.1. Unidad Aritmetica

- Suma binaria entre A y B .
- Resta binaria entre A y B , con validacion de signo para identificar cuando $A < B$.
- Multiplicacion binaria entre A y B .
- Potencia de A , elevando al cuadrado cuando $B = 2$ y al cubo cuando $B = 3$.
- Visualizacion de resultados en salidas binarias y en displays de siete segmentos.

4.2. Unidad Logica

- Operacion AND bit a bit entre A y B .
- Operacion OR bit a bit entre A y B .

- Operacion NAND bit a bit entre A y B .
- Operacion XNOR bit a bit entre A y B .
- Presentacion del resultado mediante 4 LEDs.

4.3. Unidad Comparativa

- Mostrar el dígito mayor y el dígito menor entre A y B .
- Si $A = B$, desplegar el mismo valor en ambos displays.
- Utilizar indicadores de unidad activa para diferenciar la unidad aritmetica de la logica.

5. Arquitectura de la Solucion

5.1. Descripcion general

La arquitectura se organizo en bloques independientes conectados a un controlador principal. Dicho controlador recibe un selector de 3 bits y habilita una sola operacion a la vez. La salida activa se propaga a los submodulos correspondientes, evitando conflictos entre unidades.

Los operandos A y B se ingresan mediante DIP switches de 4 posiciones. Las operaciones aritmeticas producen resultados intermedios en binario, los cuales luego se convierten a BCD cuando es necesario para visualizarlos en displays de siete segmentos. Las operaciones logicas se muestran por medio de LEDs dedicados.

Tabla 1: Tabla de seleccion general de operaciones.

A	B	C	Operacion habilitada
0	0	0	Suma
1	0	0	Resta
0	1	0	Multiplicacion
1	1	0	Potencia
0	0	1	AND
1	0	1	OR
0	1	1	NAND
1	1	1	XNOR / ruta logica final

Tabla 2: Resumen general de modulos implementados.

Modulo	Integrados principales	Entradas	Salidas	Funcion
Controlador principal	74LS138, 74LS04	Selector de 3 bits	Lineas op_* , LEDs de estado	Habilita una operacion a la vez
Entradas binarias	DIPSW_4, resistencias	Interruptores para A y B	Buses $A[3 : 0]$ y $B[3 : 0]$	Define los operandos de trabajo
Suma y resta	74LS86, 74LS08, 74LS32	$A[3 : 0]$, $B[3 : 0]$, op_res	$RES[3:0]$, RES_COUT , $sign_bit$	Calcula $A + B$ y $A - B$
Multiplicacion	74LS08, 74LS283	$A[3 : 0]$, $B[3 : 0]$	$P[7:0]$	Calcula el producto binario
Potencia	74LS08, 74LS283, 74LS157	$A[3 : 0]$, $B[3 : 0]$, op_pow	$POW[5:0]$	Calcula A^2 o A^3
Unidad logica	74LS08, 74LS32, 74LS00, 74LS266	$A[3 : 0]$, $B[3 : 0]$	LEDs logicos	Calcula AND, OR, NAND y XNOR
Unidad comparativa	74LS85, 74LS157, 74LS48	$A[3 : 0]$, $B[3 : 0]$	Displays mayor y menor	Muestra el valor mayor y menor
Binario a BCD	74LS86, 74LS08, 74LS32, 74LS283	Resultados aritmeticos	BCD para displays	Convierte resultados binarios a salida visual

5.2. Controlador principal

El controlador central fue construido a partir de un decodificador 74LS138 y compuertas inversoras 74LS04. Este bloque genera las lineas de habilitacion para suma, resta, multiplicacion, potencia y operaciones logicas, ademas de los indicadores visuales de modo.

Tabla 3: Ficha del modulo controlador principal.

Elemento	Descripcion
Integrados usados	74LS138 y 74LS04
Entradas	Tres lineas del selector general y linea de control para indicadores
Salidas	op_sum , op_res , op_mul , op_pow , op_and , op_or , op_nand , op_xnor
Funcion	Decodifica la seleccion del usuario y activa el modulo correspondiente

Controlador Principal




Figura 1: Controlador principal del sistema.

5.3. Entradas binarias

Los numeros de entrada se definieron con dos bancos de DIP switches de 4 bits. Cada linea utiliza resistencias de *pull-down* para estabilizar las entradas y garantizar niveles logicos correctos.

Tabla 4: Ficha del modulo de entradas binarias.

Elemento	Descripcion
Componentes usados	Dos DIP switches de 4 posiciones y resistencias de 1k Ω
Entradas	Accion manual del usuario sobre los interruptores
Salidas	Buses A_3, A_2, A_1, A_0 y B_3, B_2, B_1, B_0
Funcion	Proporciona los operandos binarios de 4 bits para todas las operaciones


Tabla 5: Combinaciones binarias posibles para cada operando de 4 bits.

Binario	Valor decimal
0000	0
0001	1
0010	2
0011	3
0100	4
0101	5
0110	6
0111	7
1000	8
1001	9
1010	10
1011	11
1100	12
1101	13
1110	14
1111	15

Tabla 6: Ejemplos de combinaciones de prueba entre los operandos A y B .

A bin	A dec	B bin	B dec	Relacion	Uso de prueba
0011	3	0010	2	$A > B$	Validacion de comparacion y resta positiva
0010	2	0011	3	$A < B$	Validacion de comparacion y bandera de signo
0101	5	0101	5	$A = B$	Validacion de displays iguales en la unidad comparativa
0011	3	0001	1	$A > B$	Validacion de operaciones logicas y aritmeticas simples
0011	3	0010	2	$A > B$	Caso representativo de potencia con $B = 2$
0010	2	0011	3	$A < B$	Caso representativo de potencia con $B = 3$

Número A



Número B




Figura 2: Configuración de los operandos binarios A y B .

6. Diseño por Módulos

6.1. Módulo de suma y resta

La suma y la resta se resolvieron con una estructura de sumadores completos implementados mediante compuertas XOR, AND y OR. Para la resta se empleó la técnica de complemento a dos parcial, controlada por la línea `op_res`, la cual invierte los bits de B y modifica la propagación del acarreo.

La salida incluye cuatro bits de resultado, bit de acarreo y una bandera derivada del signo. Estos datos alimentan tanto la etapa de visualización binaria como el bloque de conversión a BCD.

Tabla 7: Comportamiento funcional del bloque suma/resta.

<code>op_res</code>	Función del módulo
0	El bloque trabaja como sumador binario de 4 bits, calculando $A + B$.
1	El bloque modifica los bits de B con XOR y utiliza el acarreo de entrada para implementar la resta binaria $A - B$.

Tabla 8: Tabla de verdad del sumador completo implementado por bit.

A	B	C_{in}	S	C_{out}
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

Tabla 9: Ejemplos de funcionamiento de la suma binaria de 4 bits.

A	B	Resultado	Interpretacion
0011	0010	0101	$3 + 2 = 5$
0101	0011	1000	$5 + 3 = 8$
1111	0001	1 0000	$15 + 1 = 16$, se activa el acarreo de salida
0111	0110	1101	$7 + 6 = 13$

Tabla 10: Ejemplos de funcionamiento de la resta binaria de 4 bits.

A	B	Resultado	Interpretacion
0011	0010	0001	$3 - 2 = 1$
0101	0011	0010	$5 - 3 = 2$
0010	0011	1111	$2 - 3 = -1$ en complemento a dos; se usa la bandera de signo
1000	0001	0111	$8 - 1 = 7$

Tabla 11: Ficha del modulo de suma y resta.

Elemento	Descripcion
Integrados usados	74LS86, 74LS08, 74LS32 y 74LS04 para manejo de signo
Entradas	$A[3:0]$, $B[3:0]$, op_res y acarreos intermedios
Salidas	RES [3:0], RES_COUT , sign , sign_bit
Funcion	Ejecuta suma o resta binaria de 4 bits segun la operacion activa

Suma y Resta




Figura 3: Etapa 0 del modulo de suma y resta.




Figura 4: Etapa 1 del modulo de suma y resta.




Figura 5: Etapa 2 del modulo de suma y resta.




Figura 6: Etapa 3 y generacion de senal de signo para la resta.

6.2. Modulo de multiplicacion

La multiplicacion binaria se implemento mediante productos parciales con compuertas AND y su acumulacion progresiva usando sumadores 74LS283. Este enfoque replica la multiplicacion binaria clasica por desplazamientos y sumas.

Tabla 12: Generacion conceptual de productos parciales en la multiplicacion binaria.

Producto parcial	Descripcion
$A \cdot B_0$	Se obtiene aplicando AND entre cada bit de A y el bit menos significativo de B .
$A \cdot B_1$	Se obtiene aplicando AND entre cada bit de A y B_1 , luego se desplaza una posicion a la izquierda.
$A \cdot B_2$	Se obtiene aplicando AND entre cada bit de A y B_2 , luego se desplaza dos posiciones.
$A \cdot B_3$	Se obtiene aplicando AND entre cada bit de A y B_3 , luego se desplaza tres posiciones.

Tabla 13: Ejemplo de multiplicacion binaria mediante productos parciales.

Paso	Desarrollo
Operandos	$A = 0011_2 = 3$ y $B = 0010_2 = 2$
Producto parcial 0	$0011 \cdot 0 = 0000$
Producto parcial 1	$0011 \cdot 1 = 0011$, desplazado una posicion: 0110
Producto parcial 2	$0011 \cdot 0 = 0000$
Producto parcial 3	$0011 \cdot 0 = 0000$
Suma final	$0000 + 0110 + 0000 + 0000 = 00000110_2 = 6$

Tabla 14: Ficha del modulo de multiplicacion.

Elemento	Descripcion
Integrados usados	74LS08 y 74LS283
Entradas	$A[3 : 0]$ y $B[3 : 0]$
Salidas	P0 a P7
Funcion	Genera productos parciales y los suma para obtener el resultado binario de la multiplicacion

Multiplicación




Figura 7: Modulo de multiplicacion binaria.

6.3. Modulo de potencia

El bloque de potencia calcula A^2 y A^3 . Para el cuadrado se generan productos parciales internos del mismo operando y se consolidan con sumadores. Para el cubo se reutilizan resultados del cuadrado y se extienden con una etapa adicional de combinacion y suma.

Tabla 15: Criterio de funcionamiento del bloque de potencia.

Valor de B	Operacion realizada
0010	El sistema calcula A^2 , es decir, el cuadrado del operando A .
0011	El sistema calcula A^3 , es decir, el cubo del operando A .
Otro valor	No corresponde a los casos principales definidos para potencia dentro de esta practica.

Tabla 16: Ejemplos de resultados de potencia en binario.

A bin	B	Operacion	Resultado bin	Resultado decimal
0010	0010	2^2	000100	4
0011	0010	3^2	001001	9
0010	0011	2^3	001000	8
0011	0011	3^3	011011	27

Tabla 17: Ficha del modulo de potencia.

Elemento	Descripcion
Integrados usados	74LS08, 74LS283 y 74LS157
Entradas	$A[3 : 0]$, $B[3 : 0]$ y op_pow
Salidas	POW0 a POW5
Funcion	Selecciona y calcula el cuadrado o cubo del operando A

Potencia




Figura 8: Modulo de potencia para cuadrado y cubo.




Figura 9: Selección de salidas del modulo de potencia.

6.4. Unidad logica

La unidad logica produce cuatro operaciones bit a bit: AND, OR, NAND y XNOR. Cada grupo procesa las cuatro líneas de entrada y luego consolida su salida hacia un LED de visualización por posición. La implementación es completamente combinacional y responde de manera inmediata a las entradas.

Tabla 18: Tabla de verdad de las operaciones logicas implementadas.

A	B	AND	OR	NAND	XNOR
0	0	0	0	1	1
0	1	0	1	1	0
1	0	0	1	1	0
1	1	1	1	0	1

Tabla 19: Resumen de visualizacion de la unidad logica.

Operacion	Descripcion de salida
AND	Enciende cada LED unicamente cuando el bit correspondiente de A y B vale 1.
OR	Enciende el LED cuando al menos uno de los bits comparados es 1.
NAND	Entrega la negacion de AND, por lo que el LED se apaga solo cuando ambos bits son 1.
XNOR	Enciende el LED cuando ambos bits son iguales.

Tabla 20: Ficha de la unidad logica.

Elemento	Descripcion
Integrados usados	74LS08, 74LS32, 74LS00 y 74LS266
Entradas	$A[3 : 0]$ y $B[3 : 0]$
Salidas	LEDs asociados a las cuatro operaciones logicas
Funcion	Evalua operaciones logicas bit a bit y las presenta visualmente

Unidad Lógica




Figura 10: Unidad lógica del sistema.

6.5. Unidad comparativa

La unidad comparativa se construye con un comparador 74LS85 y multiplexores 74LS157. El comparador determina si A es mayor, igual o menor que B ; con base en ello, los multiplexores enrutan el valor mayor a un display y el menor al otro. Si ambos operandos son iguales, ambos displays muestran el mismo numero.

Tabla 21: Tabla funcional de la unidad comparativa.

Condicion	Display superior	Display inferior
$A > B$	Muestra A como digito mayor	Muestra B como digito menor
$A < B$	Muestra B como digito mayor	Muestra A como digito menor
$A = B$	Muestra A	Muestra A

Tabla 22: Ficha de la unidad comparativa.

Elemento	Descripcion
Integrados usados	74LS85, 74LS157 y 74LS48
Entradas	$A[3 : 0]$ y $B[3 : 0]$
Salidas	Dos displays de siete segmentos: mayor y menor
Funcion	Determina la relacion entre operandos y presenta el mayor y el menor

Unidad Comparativa




Figura 11: Unidad comparativa para mostrar dígito mayor y menor.

6.6. Conversion de binario a BCD y visualizacion

Para mostrar resultados aritmeticos en displays de siete segmentos se incorporo un bloque de conversion de binario a BCD. Este bloque recibe resultados de suma, resta y multiplicacion, realiza combinaciones intermedias y adapta la informacion a decodificadores 74LS48 para alimentar los displays.

Tabla 23: Rutas principales consideradas en la etapa binario a BCD.

Ruta de entrada	Uso dentro del conversor
RES[3:0]	Resultado de suma o resta en 4 bits.
RES_COUT	Bit adicional de acarreo para resultados aritmeticos.
P[7:0]	Resultado expandido de la multiplicacion.
POW[5:0]	Resultado proveniente del bloque de potencia.
sign_bit	Indicador asociado a la resta para ajuste de presentacion.

Tabla 24: Ficha del bloque binario a BCD.

Elemento	Descripcion
Integrados usados	74LS86, 74LS08, 74LS32, 74LS283 y 74LS48
Entradas	Resultados de suma, resta, multiplicacion y senales de seleccion
Salidas	Bits BCD y senales hacia displays de siete segmentos
Funcion	Traduce resultados binarios a una forma visual legible en decimal




Figura 12: Vista general del bloque binario a BCD.

Binario -> BCD




Figura 13: Primera etapa de conversion binario a BCD.




Figura 14: Filtrado y enrutamiento de líneas por operacion activa.




Figura 15: Acondicionamiento de líneas para la resta.




Figura 16: Combinacion entre resultados de suma y resta.




Figura 17: Combinacion entre resultados de multiplicacion y suma/resta.




Figura 18: Banco de LEDs de prueba para salidas intermedias.




Figura 19: Etapas finales del convertor y propagación a buses de salida.

6.7. Visualizacion de resultados

La validacion final incluyo displays para los resultados aritmeticos y LEDs para estados binarios. En la captura siguiente se observa una configuracion de prueba donde la salida aritmetica y el grupo de potencia son visibles de manera simultanea.




Figura 20: Captura general de resultados en el esquema.

7. Implementacion Fisica

Ademas del diseno en Proteus, se realizo el montaje en protoboards. El ensamble fisico evidencia la complejidad del sistema debido a la cantidad de interconexiones, compuertas y bloques funcionales involucrados. Se utilizaron varios protoboards, cableado de colores y encapsulados TTL discretos para sostener la implementacion modular.



Figura 21: Montaje fisico principal en protoboards.

8. Material de apoyo

Los recursos mencionados en el enunciado y utilizados como referencia conceptual durante la practica incluyen:

- Proteus Design Suite: <https://www.labcenter.com/downloads/>
- Mapas de Karnaugh y simplificacion booleana: <https://www.ingmecafenix.com/electronica/digital/mapa-de-karnaugh/>
- Material audiovisual de apoyo compartido en el enunciado: https://youtu.be/nNMngrtd_XA?si=Vtezv8atgSqr_Ta9

9. Recursos y herramientas utilizadas

- Simulador Proteus, utilizado para el desarrollo, integracion y depuracion del circuito.
- Integrados TTL de la serie 74LS, empleados en los modulos aritmeticos, logicos, comparativos y de visualizacion.
- Displays de siete segmentos de catodo comun, usados para mostrar resultados numericos.
- LEDs de distintos colores, utilizados como indicadores de estado y salidas logicas.
- Resistencias de polarizacion y limitacion de corriente, necesarias para estabilizar entradas y proteger indicadores.
- Protoboards y cables jumper, usados en la implementacion fisica del sistema.
- Factura de compra, utilizada como respaldo para la seccion de presupuesto.

10. Cronograma de trabajo

El desarrollo de la practica se puede resumir en el siguiente cronograma ejecutado:

Fecha	Actividad principal
17 de marzo de 2026	Compra de componentes y obtencion del material electronico base, segun la factura proporcionada.
18 al 19 de marzo de 2026	Diseño de bloques funcionales en Proteus: controlador, entradas, suma/resta, logica y comparacion.
20 al 21 de marzo de 2026	Integracion de multiplicacion, potencia, conversion binario a BCD y validacion visual de salidas.
21 al 22 de marzo de 2026	Montaje fisico en protoboards, captura de evidencias y elaboracion de la documentacion.

11. Presupuesto

La siguiente tabla fue elaborada a partir de la factura fotografiada de Electronica Sigma Guatemala.

Producto	Cantidad	Precio	Total
DIP switch de 4 posiciones	2	Q3.75	Q7.50
Decodificador / demultiplexor 74LS138	1	Q6.00	Q6.00
LED azul difuso 5 mm	1	Q1.00	Q1.00
LED amarillo difuso 5 mm	1	Q1.00	Q1.00
LED naranja difuso 5 mm	11	Q1.00	Q11.00
Compuerta logica NAND 74LS00	2	Q5.00	Q10.00
Comparador 74LS85	1	Q11.00	Q11.00
Multiplexor 74LS157	4	Q7.00	Q28.00
Decodificador / driver para 7 segmentos 74LS48, catodo comun	4	Q9.00	Q36.00
Display de 7 segmentos, catodo comun rojo	2	Q5.00	Q10.00
Compuerta logica XOR 74LS86	5	Q6.00	Q30.00
Sumador de 4 bits 74LS283	15	Q14.00	Q210.00
Compuerta logica AND 74LS08	4	Q5.00	Q20.00
Compuerta logica XNOR 74LS266	2	Q12.00	Q24.00
Subtotal			Q405.50
Total			Q405.50
Efectivo entregado			Q410.50
Cambio			Q5.00

12. Resultados y observaciones

El prototipo cumple con la estructura solicitada para una ALU basica discreta. La separacion por modulos facilita el analisis del funcionamiento y permite probar cada operacion por separado. Entre los resultados mas relevantes destacan los siguientes:

- La seleccion de operaciones se controla desde un bloque central unico.
- Las entradas binarias son estables y faciles de modificar mediante DIP switches.
- La unidad logica ofrece una visualizacion inmediata por LEDs.
- La unidad comparativa resuelve correctamente la seleccion entre mayor y menor.
- La unidad aritmetica logra operaciones simples y compuestas, aunque a costa de un alto numero de integrados y cableado.

Como observacion tecnica, la parte mas demandante del proyecto fue la integracion entre la logica aritmetica y la visualizacion decimal. El bloque binario a BCD y la multiplexacion de resultados aumentan significativamente la complejidad del diseno.

13. Conclusiones

- Se implemento una calculadora digital modular de 4 bits basada exclusivamente en logica combinacional y circuitos TTL.
- La practica permitio comprobar que una ALU basica puede construirse por bloques funcionales claramente diferenciados: control, aritmetica, logica, comparacion y visualizacion.
- La simulacion en Proteus fue esencial para depurar conexiones antes de trasladar el circuito a protoboards.
- El montaje fisico evidencia el costo real en espacio, componentes y complejidad cuando se resuelve un problema digital sin elementos programables.
- La documentacion y el presupuesto complementan la solucion tecnica al dejar trazabilidad del proceso de construccion.

14. Anexos

14.1. Capturas del montaje físico




Figura 22: Anexo A. Vista del montaje físico.




Figura 23: Anexo B. Detalle del montaje físico.




Figura 24: Anexo C. Evidencia adicional del prototipo.




Figura 25: Anexo D. Conexionado del sistema.




Figura 26: Anexo E. Integracion de modulos en protoboard.




Figura 27: Anexo F. Vista final del montaje.

14.2. Factura

Electrónica
Sigma
Guatemala

Recibo de IVA

Número de pedido: 34012
Fecha: marzo 17, 2026, 9:59 am
Cajero: CAJA1 CAJA1
Método de pago: Efectivo

Producto	Cantidad	Precio	Total
DIP SWITCH DE 4 POSICIONES	2	Q3.75	Q7.50
DECODER DEMUX 74LS138	1	Q6.00	Q6.00
LED AZUL DIFUSO 5mm	1	Q1.00	Q1.00
LED AMARILLO DIFUSO 5mm	1	Q1.00	Q1.00
LED NARANJA DIFUSO 5mm	11	Q1.00	Q11.00
COMPUERTA LÓGICA NAND 74LS00	2	Q5.00	Q10.00
COMPARADOR 74LS85	1	Q11.00	Q11.00
74LS167 MULTIPLEXOR 2 EN 74A05	4	Q7.50	Q29.00
DECODIFICADOR DRIVER 7 SEGMENTOS 74LS48 CÁTODOS COMUN	1	Q8.00	Q8.00
DISPLAY DE 7 SEGMENTOS CÁTODOS COMUN ROJOS	2	Q5.00	Q10.00
COMPUERTA LÓGICA XOR 74LS86	5	Q8.00	Q40.00
SUMADOR DE 4 BITS 74LS283	15	Q14.00	Q210.00
COMPUERTA LÓGICA AND 74LS08	4	Q5.00	Q20.00
COMPUERTA LÓGICA XOR 74LS265	2	Q12.00	Q24.00
Subtotal			Q405.50
Total			Q405.50
Cantidad entregada			Q410.50
Cambio			Q5.00

Dirección de
facturación

Invitado

Dirección de envío

N/D

¡Gracias por su compra!
www.electronicasigma.com.gt

Figura 28: Anexo G. Factura utilizada para la elaboración del presupuesto.